|
阿爾特拉提供TFLOP Arria fpga的性能
阿爾特拉已經(jīng)發(fā)布了第四的II軟件v14.1擴(kuò)展支持Arria 10 FPGA和SoC、FPGA行業(yè)唯一的設(shè)備與硬塊浮點(diǎn)DSP和該行業(yè)的只有20 nm SoC集成ARM處理器的FPGA。
最新的軟件版本提供直接支持硬塊浮點(diǎn)DSP Arria 10 fpga和soc集成。
用戶可以選擇三個獨(dú)特的DSP設(shè)計輸入流,實(shí)現(xiàn)行業(yè)領(lǐng)先的1.5 TFLOPS DSP性能。軟件還包括一些優(yōu)化,提高設(shè)計師的生產(chǎn)率加速Arria 10 FPGA和SoC設(shè)計時間。
集成的IEEE 754 -兼容,浮點(diǎn)DSP Arria 10塊fpga和soc水平提供無與倫比的DSP性能,設(shè)計師生產(chǎn)力和效率的邏輯。
第四的II軟件v14.1提供了一個先進(jìn)的工具流與多個設(shè)計條目選項,目標(biāo)硬塊浮點(diǎn)DSP和允許用戶快速設(shè)計和部署解決方案,解決計算密集型應(yīng)用程序的范圍,在高性能計算(HPC)等領(lǐng)域,雷達(dá)、科學(xué)和醫(yī)學(xué)成像。
這些設(shè)計包括軟件程序員OpenCL流動,DSP Builder為基于模型的設(shè)計和硬件描述語言(HDL)流動對傳統(tǒng)FPGA設(shè)計者。
與軟實(shí)現(xiàn),硬塊浮點(diǎn)DSP浮點(diǎn)操作的不消耗寶貴的邏輯資源。
在第四的II軟件v14.1的其他功能包括:
一個增強(qiáng)的設(shè)計空間探險家II(DSE II)工具更快的時間關(guān)閉,向用戶提供實(shí)時狀態(tài)和報告數(shù)據(jù)。的數(shù)據(jù)可以用來做并排比較多個編譯生成同時計算農(nóng)場。
一個優(yōu)化集中IP目錄和改進(jìn)的圖形用戶界面(GUI)幫助存儲和輕松地在一個位置找到所有自定義的IP。
額外支持Altera的新型非易失性馬克斯®10 fpga,雙重配置flash的特性,模擬和嵌入式處理功能的小型,低成本、即開即用的可編程邏輯器件。
增強(qiáng)JNEye串行鏈接分析工具進(jìn)一步簡化級別的設(shè)計和規(guī)劃。JNEye工具,連同Arria 10硅模型,可以模擬輸電線路模型和估計的插入損耗和相聲Arria 10參數(shù)設(shè)計。 |
當(dāng)前位置: