|
阿爾特拉發(fā)射IEEE 754浮點(diǎn)DSP模塊兼容
Altera集成硬IEEE 754 -兼容,浮點(diǎn)運(yùn)算符在一個(gè)FPGA。
硬塊浮點(diǎn)DSP集成在Altera 20 nm Arria 10 fpga和soc以及14 nm Stratix 10 fpga和soc。硬塊浮點(diǎn)DSP集成,結(jié)合先進(jìn)的高級(jí)工具流,使客戶(hù)使用Altera fpga和soc解決不斷擴(kuò)大范圍的計(jì)算密集型應(yīng)用程序,如高性能計(jì)算(HPC)、雷達(dá)、科學(xué)和醫(yī)學(xué)成像。
硬化單精度浮點(diǎn)DSP模塊包含在Arria 10和10 Stratix設(shè)備是基于Altera的可變精度DSP體系結(jié)構(gòu)。與傳統(tǒng)的方法實(shí)現(xiàn)浮點(diǎn)利用定點(diǎn)乘數(shù)和FPGA邏輯,Altera的資源效率,硬塊浮點(diǎn)DSP消除幾乎所有現(xiàn)有的FPGA所需的邏輯使用浮點(diǎn)計(jì)算。
這一技術(shù)使Altera交付1.5浮點(diǎn)運(yùn)算(每秒浮點(diǎn)操作)DSP性能Arria 10設(shè)備和10次浮點(diǎn)運(yùn)算DSP性能Stratix 10設(shè)備。DSP設(shè)計(jì)師可以選擇固定或浮點(diǎn)模式和塊浮點(diǎn)向后兼容現(xiàn)有的設(shè)計(jì)。
“IEEE 754 -兼容的實(shí)現(xiàn)浮點(diǎn)DSP塊fpga在我們的設(shè)備是真正的改變,”Alex Grbic說(shuō)的軟件、IP和DSP營(yíng)銷(xiāo)總監(jiān)阿爾特拉。“硬浮點(diǎn)、Altera fpga和soc提供性能和功率效率優(yōu)勢(shì)微處理器和gpu在擴(kuò)大范圍的應(yīng)用程序”。
fpga實(shí)現(xiàn)最高的細(xì)粒度Performance-per-Watt fpga功能,高度流水線(xiàn)架構(gòu),使其適合作為高性能計(jì)算加速器。包含硬塊浮點(diǎn)DSP使客戶(hù)使用Altera fpga來(lái)解決世界上最復(fù)雜的HPC問(wèn)題在大數(shù)據(jù)分析,地震建模為石油和天然氣工業(yè)和金融模擬。在這些和其他許多計(jì)算密集型應(yīng)用,fpga實(shí)現(xiàn)最高的每瓦特性能相比,dsp、cpu和gpu。
DC插座http://www.zzycbxg.cn |
當(dāng)前位置: