|
可伸縮的、非對稱多核處理器發(fā)布了
EnSilica添加到其家族eSi-RISC處理器核心的發(fā)射eSI-32X0MP可伸縮的、不對稱的多核處理器。
eSi-32X0MP目標(biāo)應(yīng)用程序需要一個高水平的處理每兆赫和低功耗小的足跡,如低功耗無線,LTE Cat-0和其他物聯(lián)網(wǎng)標(biāo)準(zhǔn)以及可伸縮的傳感器(觸摸屏和智能傳感器),Gbit安全協(xié)議和固態(tài)磁盤水準(zhǔn)測量算法處理。
典型的配置eSi-32X0MP解決無線/移動標(biāo)準(zhǔn)由非對稱雙核心處理器。一個處理器優(yōu)化實現(xiàn)物理層(試)處理,第二個核心優(yōu)化運行一個先進的協(xié)議棧。然而,eSi-32X0MP可以配置一個無限數(shù)量的處理器根據(jù)應(yīng)用程序。事實上,早日實現(xiàn)已經(jīng)在生產(chǎn)7個核心esi - 3250議員multi-gigabit包處理器加速。
eSi-32X0MP PHY核心提供先進的DSP與dual-MAC加速度和SIMD指令對于復(fù)雜的運算以及快速分裂,平方根和日志計算加速度。第二個核心的先進的協(xié)議棧加速各種位域操作,如快速插入和提取,和循環(huán)冗余檢查器(CRC)。處理器子系統(tǒng)可以增強水平處理包括FFT /之象征,DFT,維特比和渦輪解碼使用硬件加速器EnSilica eSi-Comms的可選的IP庫。安全層可以實現(xiàn)借助內(nèi)存保護單元(單片機),真正的隨機數(shù)生成器(TRNG)和可選硬件加速器Snow3G、AES、RSA和ECC EnSilica eSi-Crypto的IP庫。
先進的節(jié)能、eSi-32X0MP實現(xiàn)時鐘和電源控制。功率控制是通過UPF-based支持(統(tǒng)一格式)設(shè)計兼容標(biāo)準(zhǔn)的前端和后端EDA工具流。Load-locked和條件存儲指令提供支持人性講堂通信。處理器和工具鏈完全支持多核調(diào)試。
每個核心可以提供3.72 CoreMark MHz,當(dāng)速度優(yōu)化在臺積電28 nm HPC的過程中,可以以超過1 ghz的動態(tài)功率僅為14.4每核心µw / MHz。當(dāng)功率動態(tài)功率優(yōu)化為每個核心只有5.09µw / MHz。
“eSi-32X0MP理想實現(xiàn)低功耗無線網(wǎng)絡(luò)和無線/移動物聯(lián)網(wǎng)標(biāo)準(zhǔn)如LTE Cat-0,”伊恩Lankshear說,首席執(zhí)行官EnSilica“多核體系結(jié)構(gòu)提供了特殊的處理性能在成熟的幾何圖形。例如,一個180納米雙核配置可以交付500 MIPS的門數(shù)少于50 k NAND等效門了。”
“采用高度緊湊eSi-32X0MP不對稱雙處理器架構(gòu)為我們的觸摸屏控制器的發(fā)展促進了一種新型高性能集成電路高端解決方案應(yīng)用程序不需要搬到一個更高級的過程幾何,”Ken崔說,副總統(tǒng),所羅門的工程設(shè)計Systech有限。
“eSi-32X0MP為我們提供了一個優(yōu)化的平臺來解決物聯(lián)網(wǎng)無線標(biāo)準(zhǔn)有兩個高度耦合的核心,每個任務(wù)的加速手但仍然受益于一個共享開發(fā)工具鏈,”博士說Sondur Lakshmipathi Mymo無線的首席執(zhí)行官。”此外,EnSilica eSi-Comms IP完全集成的套件提供加速度的符號處理操作水平。”
滾珠開關(guān)http://www.zzycbxg.cn |
當(dāng)前位置: