|
軟件加速FPGA和SoC設計
FPGA的復雜性和SoC技術(shù)被使用在日益發(fā)展進一步的功能需要和所使用的技術(shù)變得更加復雜。
對于設計師和開發(fā)團隊,這意味著開發(fā)時間增加,因為它需要更長的時間來設計fpga和更多的迭代通常是必需的。
協(xié)助減少投放市場的時間和開發(fā)成本,阿爾特拉了重大升級其第四的II軟件中使用fpga的發(fā)展和soc推出其新的光譜問引擎驅(qū)動平臺。
Altera光譜問引擎保留上一代軟件的易用性,但引入了一些強大的新功能,可以大大減少開發(fā)時間和成本,同時提高了精度。
新譜問引擎提供:
大范圍的設計工具
廣泛的實現(xiàn)方法
大量的計算環(huán)境
新引擎旨在使工程師們從各種各樣的學科很容易導致設計:硬件工程師,軟件工程師,嵌入式設計,DSP開發(fā)人員都可以使用新的開發(fā)軟件使用環(huán)境熟悉它們。
另外新開發(fā)引擎提供了一個簡單的方法,把新的IP是否從內(nèi)部從外部引進的來源。有一個簡單的拖放功能,允許這非常容易。此功能還允許容易重用IP。這樣的IP可以用于進一步的一代又一代的產(chǎn)品,或其他產(chǎn)品中使用允許的最大使用,從而獲得最受益于任何發(fā)展。
光譜問引擎包含了一些新工具,包括:
藍圖平臺設計:它允許客戶生成法律插腳引線在設計開始。這個新工具允許設計師執(zhí)行建筑探索與更高的效率和分配接口,它允許設計師探索和創(chuàng)建法律與實時fitter-checking IO配售。該工具還包括一個時鐘和核心規(guī)劃功能,大大減少了設計所需的迭代的數(shù)量時間關(guān)閉。與許多公司報道,引腳分配需要兩三個月所需的迭代次數(shù),平臺設計器能夠提供一些相當大的節(jié)省了時間,減少引腳分配時間到一兩個星期左右。
分層設計流程:這使客戶方便地引入新塊獨立IP,以及獨立自主的各個模塊重新編譯。這樣就提供了更快的編譯時間。
更快的編譯時間:密度增長的100萬年至500萬年,蓋茨的fpga,編譯時間進一步延長了。這可能有助于延長開發(fā)時間作為工程師需要等待編譯完成,才能進步。通過使用技術(shù)分布式編譯多個計算節(jié)點以及其他一些改進,編譯時間已經(jīng)大大減少和改善性能的8倍左右。
通用的設計輸入:這個新功能提供了一個更快的設計輸入和探索。也提出了設計水平的抽象,它允許設計者使用他們喜歡的設計環(huán)境。光譜問提供最新的HDL語言,以及支持Altera的新的hl c++編譯器(高級合成)來創(chuàng)建IP核從C或c++大大提高生產(chǎn)力,通過快速仿真和IP的一代。
Altera第四的II軟件v15.0合并新的光譜問引擎已經(jīng)落后很多選中的客戶,以確保它滿足了需求�，F(xiàn)在,早期訪問用于新客戶。
耳機插座http://www.zzycbxg.cn |
當前位置: