|
Cadence推出全流數(shù)字和簽名表和驗(yàn)證套件。
Cadence設(shè)計(jì)系統(tǒng)已經(jīng)顯示，它的全流數(shù)字和signoff工具和Cadence驗(yàn)證套件已經(jīng)被優(yōu)化，以支持Arm Cortex-A75和Cortex-A55處理器，基于Arm的DynamIQ技術(shù)，Arm maligg72 GPU，是Arm為高端手機(jī)、機(jī)器學(xué)習(xí)和消費(fèi)設(shè)備提供的最新產(chǎn)品。
為了加快Arm的最新處理器的使用，Cadence為Cortex-A75和Cortex-A55 cpu提供了全新的可定制的快速采用套件(RAKs)，其中包括動(dòng)態(tài)iq共享單元(DSU)，它提供了cpu之間共享的3級(jí)緩存，以及為maligg72 GPU提供的一種可配置的RAK。
客戶已經(jīng)在使用完整的數(shù)字和signoff流和Cadence驗(yàn)證套件，將包含最新Arm皮質(zhì)和Mali處理器的復(fù)雜系統(tǒng)(soc)帶出。
Cadence RAKs加速了物理的實(shí)現(xiàn)，signoff，并驗(yàn)證了7nm設(shè)計(jì)，讓設(shè)計(jì)師能夠更快地將移動(dòng)和消費(fèi)設(shè)備推向市場(chǎng)。隨著新的RAKs的交付，Cadence也為Arm的IP實(shí)現(xiàn)提供了專門的技術(shù)支持，基于Arm和Cadence多年來的深度協(xié)作。
Cadence digital和signoff工具已經(jīng)被配置為使用RAKs提供最優(yōu)的功率、性能和區(qū)域(PPA)結(jié)果，其中包括腳本、示例平面計(jì)劃和Arm的7nm IP庫文檔。全面的Cadence RTL-to-GDS流程整合了以下的數(shù)字和簽到工具:
創(chuàng)新實(shí)施系統(tǒng):統(tǒng)計(jì)芯片上的變異(SOCV)的傳播和優(yōu)化結(jié)果，改進(jìn)了時(shí)間、功率和區(qū)域關(guān)閉的方法。
屬合成解決方案:Register-transfer level (RTL)綜合支持所有最新的7nm高級(jí)節(jié)點(diǎn)需求，并利用Innovus實(shí)現(xiàn)系統(tǒng)提供聚合設(shè)計(jì)閉包。
保形邏輯等價(jià)檢查(LEC):確保實(shí)現(xiàn)流程中邏輯變更和工程變更訂單(ECOs)的準(zhǔn)確性。
保形低功耗:在設(shè)計(jì)的背景下，實(shí)現(xiàn)對(duì)權(quán)力意圖的創(chuàng)建和驗(yàn)證，將低功率的等價(jià)檢查與結(jié)構(gòu)和功能檢查相結(jié)合，以允許全芯片驗(yàn)證高效的設(shè)計(jì)。
Tempus計(jì)時(shí)的Signoff解決方案:提供基于路徑的、Signoff -精確和物理感知的設(shè)計(jì)優(yōu)化，提供了最快的路徑。
Voltus IC電源完整性解決方案:在實(shí)現(xiàn)過程中使用靜態(tài)和動(dòng)態(tài)分析，并確保最優(yōu)的功率分配。
Quantus QRC提取解決方案:滿足所有7nm先進(jìn)節(jié)點(diǎn)要求，確保與最終硅的精確關(guān)聯(lián)。
“Cortex-A75和Cortex-A55處理器從edgeto -cloud提供分布式智能，并將它們與malig72 GPU配對(duì)，使消費(fèi)者能夠在多種設(shè)備上高效地體驗(yàn)令人印象深刻的圖形，”Nandan Nayampally副總裁兼總經(jīng)理，計(jì)算產(chǎn)品組，Arm。“通過繼續(xù)與Cadence合作，交付新的數(shù)字實(shí)現(xiàn)和signoff RAKs，以及優(yōu)化Cadence驗(yàn)證套件，我們的共同客戶可以快速集成和擴(kuò)大他們針對(duì)下一代設(shè)備的差異化解決方案。”
對(duì)基于arm的設(shè)計(jì)進(jìn)行優(yōu)化的Cadence驗(yàn)證套件包括:
JasperGold正式驗(yàn)證平臺(tái):支持IP和子系統(tǒng)驗(yàn)證，包括Arm AMBA協(xié)議的正式證明。
Xcelium并行邏輯模擬:提供生產(chǎn)驗(yàn)證的多核模擬加速SoC開發(fā)和基于arm的設(shè)計(jì)的驗(yàn)證。
Palladium Z1企業(yè)仿真平臺(tái):包括與Arm快速模型集成在一起的混合技術(shù)，在低功耗的動(dòng)態(tài)功率分析技術(shù)的基礎(chǔ)上，實(shí)現(xiàn)了多達(dá)50X的快速操作系統(tǒng)和軟件升級(jí)，以及高達(dá)10X的基于軟件的測(cè)試。
Protium S1 fpga原型平臺(tái):與Arm DS-5結(jié)合的Palladium Z1企業(yè)仿真平臺(tái)，提供了預(yù)硅嵌入式軟件調(diào)試。
vManager計(jì)劃和指標(biāo):通過JasperGold平臺(tái)、Xcelium模擬、Palladium Z1平臺(tái)和基于arm的SoC驗(yàn)證收斂的Cadence VIP解決方案進(jìn)行的metric驅(qū)動(dòng)驗(yàn)證。
Perspec系統(tǒng)驗(yàn)證人:提供其中用例驗(yàn)證的PSLib Armv8架構(gòu),提供高達(dá)10倍的生產(chǎn)力的提高與典型的手動(dòng)測(cè)試開發(fā)
Indago調(diào)試平臺(tái):RTL設(shè)計(jì)、testbench和嵌入式軟件調(diào)試功能與Arm處理器同步，用于硬件和軟件的精確組合視圖。
Cadence驗(yàn)證工作臺(tái):集成了Arm Socrates包裝的Armv8 IP和VIP，用于快速SoC集成和UVM testbench組裝。
Cadence Interconnect工作臺(tái):提供快速的性能分析，并驗(yàn)證Arm CoreLink的互連智能。
DC插座http://www.zzycbxg.cn |
當(dāng)前位置: